新闻及最新资讯 >

如何实现112G SerDes的信号完整性

什么是PAM-4?

从传统上来说SerDes方案使用NRZ信令,即不归零码(Non-Return-to-Zero)信令。它代表1位按高电压传输,0位按低电压传送。还有其它信令方案,例如曼彻斯特编码,其0位按半位低电压传送,再按半位高电压传送 ;而1位则以两个半位的相反方式传送,高电压在前低电压在后。最初的DIX以太网使用曼彻斯特编码。

NRZ编码的一个挑战是相同位的长序列(如所有零)根本没有转换。由于没有单独的时钟,因此无法恢复时钟,从而无法准确恢复数据。曼彻斯特方案则因为每个比特中间都有一个过渡而避免了这一点;然而从另一方面来讲,由于使用的带宽是NRZ的两倍,曼彻斯特方案造成了带宽的浪费。长序列问题在更高层次上通过确保不会发生类似序列的方法而得以解决。有很多方法可以做到这一点,其中之一就是位填充。假设出现5个0位或5个1位的序列,则可以插入另一个位以确保转换。在接收端,如果接收到此类由5位组成的序列,则可以忽略后面的位(向下填充)。显然,这将占用一小部分信道带宽,但通过保证至少每5位转换一次而实现了信号自同步。

例如下图中NRZ SerDes展示的传统眼图(这是Cadence三年前在DesignCon大会上展示的16 Gbps SerDes系列):


在一次只传送一个位的情况下,要获得高达112Gbps的数据速率是不可能的。因此我们采用PAM-4信令取而代之:PAM-4信令即脉冲振幅调制(Pulse-Amplitude-Modulation),4表示存在4个不同的电压等级 (PAM-3并不常用) 。下图显示112 Gbps眼图,这4个电压等级意味着有3个清晰可见的眼图:

这4个电压等级有多种命名规则:

  • 3, 1, -1, -3

  • 1, ⅓, -⅓, -1

  • 3, 2, 1, 0

另一个问题是这些符号通常是Gray编码。Gray编码最初是为防止旋转编码器和机械开关产生的伪造误差而发明的。其特性是在连续数值之间只有一个位发生变化,而不是标准二进制编码(即线性编码)。例如,4个位在7和8之间发生变化(当0111变成1000时)。对于机械开关,有一种可能是某些位的转换速度慢于其它位,从而留下一个伪造值(例如,如果0111在变成1000的过程中变成1111)。SerDes环境中的Gray编码是指4个值(从最低电压到最高电压)代表00、01、11、10。这是指如果电压“差一个等级” ,则数据流中仅出现一个位错误。在线性编码中,如果在中间两个电压(01和10之间)之间出现错误,则两个位都是错误的。

上图显示的即是Magpie 112 Gbps SerDes IP的测试芯片。该芯片采用7nm技术制造,支持多速率、112/56 Gbps PAM4信令以及56/28/10 Gbps NRZ向后兼容,目前已可以在设计中应用。

均衡和建模


上图显示NRZ和PAM-4的眼睛高度。显然,眼睛高度是NRZ大小的三分之一,这样会噪声容限(约为9.5 db)。需要注意的是,这3个眼图并不对称——特别是中间的眼图与上面和下面的眼图形状不同。非相邻电平之间的转换要比相邻电平之间的转换花费更多时间,从而增加抖动。

有关SerDes均衡的内容,请参阅文章“Cadence与IBM联手讲授高级IBIS-AMI技术”对于Magpie SerDes,发射端均衡以DAC为基础,有4个发射端均衡抽头(下图的下半部分)。接收端则以DSP为基础(包括FFE和DFE)。IP在启动时完全自主,使用伪随机位序列初始化DFE以适应环境条件。


要构建一个工作系统,需要包含两个SoC(或者同一个SoC的两个实例)。要处理有关封装、电路板走线等内容的分析,需要用到IBIS和AMI。我们需要增强多个AMI模块来处理多级PAM4信令:


  • AGC自动增益控制

  • CTLE连续时间线性均衡

  • DFE决策反馈均衡

  • 反向通道训练(在接收端和发送端之间使用物理上不存在的反向信道来推导用于发送端均衡的适当参数)

前馈均衡(FFE)传统上仅用于NRZ信令发射端。但是对于PAM4,它也可以出现在接收端中。

这些分析的用途具有几个目标,例如确保眼图睁开并计算比特误码率。最终,这一切都取决于实际硅片与Sigrity的分析之间是否具有良好验证。

首先是发射端(实际硅片vs仿真):


然后是接收端。在实际硅片实验室测试(左边)和Sigrity的SystemSI仿真(右边)中,误码率(BER)均为3e-06:


因此这表明我们使用Sigrity SystemSI技术和AMI建模器成功建立了Magpie SerDes均衡模型,并将实际硅片与仿真进行了验证。


0.092639s